RISC-V 实时扩展与 AI 推理确定性时延：Smcntrpmf + Zc 扩展深度原理与工程实践
深入剖析RISC-V实时扩展家族——Smcntrpmf性能监控计数器与Zc短代码扩展——如何协同解决AI推理服务中的确定性时延问题。涵盖硬件精确计时、无页故障紧凑指令、Linux PREEMPT_RT调度器适配，以及在SiFive P870上的实测数据（抖动从34ms降至4.4ms）。
RISC-V
RISC-V 2026：开源指令集架构的突围与生态成熟
深度解析RISC-V 2026年发展现状，涵盖高性能核心突破、全球产业格局、中国生态建设、AI向量扩展与矩阵扩展技术、与ARM/x86竞争态势分析及开发者入局指南。
RISC-V芯片架构：开源指令集如何重塑全球半导体生态
深度解析RISC-V指令集架构的设计哲学、模块化扩展体系、全球开源生态发展状况，以及中国在这一战略技术路线上的布局与突破。从嵌入式微控制器到高性能计算，看RISC-V如何重新定义芯片产业的未来。
RISC-V 向量扩展 (RVV) 在 AI 推理加速中的深度工程实战
从零开始剖析 RVV 1.0 架构的工程实现，深入讲解 AI 推理核心算子（矩阵乘、Softmax、LayerNorm、SiLU）的向量化方法，并给出可落地的代码示例与性能优化策略。
RISC-V 弱内存模型（RVWMO）深度解析：从原理到并发编程实战
深入剖析RISC-V开源指令集架构中的弱内存模型（RVWMO），包括保序规则、FENCE指令、acquire/release语义、原子操作实现以及与ARMv8弱内存模型的对比分析
RISC-V J Extension：Pointer Masking 硬件内存安全的工程落地
2024年10月1日，RISC-V J Extension 的 Pointer Masking 子扩展正式 ratified。本文深入剖析其技术规范、编译器支持、在 Wasm JIT 和云原生沙箱中的工程实践，以及与 ARM/Intel/CHERI 的对比。
RISC-V：开源芯片架构的颠覆之路 — 从指令集革命到重塑全球半导体格局
全面解析RISC-V开源指令集架构的崛起之路：从与x86/ARM的指令集设计对比，到全球生态系统爆发式增长（中国平头哥/香山、SiFive/高通/Ventana），到数据中心/汽车电子/AI加速器的关键战场，到地缘政治博弈，展望2027年RISC-V的颠覆性变革。
RISC-V 向量扩展 RVV 1.0 AI 推理实战：从向量寄存器到端端侧 LLM 加速
RISC-V 向量扩展 RVV 1.0 在 AI 推理优化中的深度实战指南：架构原理、寄存器模型、向量化编程范式，以及从矩阵乘法、激活函数到 LayerNorm 的完整实现与性能基准。结合 SpacemiT K1、平头哥 C920 等真实硬件平台，分析 RVV 与 NPU 协同部署策略。
用 Zig 从零实现 RISC-V 操作系统内核：从 Boot 到进程调度
从零用 Zig 实现 RISC-V 操作系统内核，覆盖 OpenSBI 启动、Sv39 页表、中断委托、SBI 定时器调用和 Round-Robin 调度器，附完整代码与 QEMU 验证步骤。
RISC-V H-extension 虚拟化深度工程实战：从 CSR 指令到嵌套虚拟化生产级实现
深入剖析 RISC-V H-extension 虚拟化架构：两阶段地址转换机制、AIA 中断虚拟化 (IMSIC)、QEMU/KVM 嵌套虚拟化实战部署与性能调优，覆盖 Sv39x4 模式、posted-interrupt、影子页表等核心机制。
