量子纠错工程实战：表面码实时解码器架构设计与硬件加速
本文深入探讨表面码实时解码的工程设计挑战——从最小权重完美匹配算法到 GPU/FPGA 硬件加速方案，完整剖析如何构建能跟上物理量子比特节奏的解码引擎。涵盖 Union-Finder 近似算法、GPU 并行解码、预测解码突破延迟墙等前沿工程实践。
FPGA
Linux UIO 框架构建自定义 AI 加速器：从零拷贝寄存器操作到生产级运行时
深入探讨 Linux UIO 框架在 FPGA AI 加速器开发中的应用，涵盖硬件寄存器抽象、中断处理、DMA 缓冲区管理，以及使用 Rust 构建类型化、零拷贝的用户空间运行时完整流程。
FPGA 加速 AI 推理：从 HLS 到自定义 RTL 的架构工程实践
本文系统性地探讨如何利用 HLS 快速构建 AI 推理原型，以及如何通过自定义 RTL 实现生产级性能。结合 Xilinx VCK190 开发板的 INT8 脉动阵列、Attention 硬件设计、主机端控制器等完整代码示例，并给出 TinyLlama-1.1B 模型的实测性能数据与 GPU 对比分析。
