EDA

布尔可满足性求解器深度工程:从 DPLL 到 CDCL 的两观察文字传播、1UIP 学习与重启策略全链路实战

拆开现代 CDCL SAT 求解器的四层核心机制:两观察文字惰性传播与 O(1) 回溯撤销、蕴含图上的 1UIP 冲突分析与非时序回溯、VSIDS 启发式与相位保存、Luby/Glucose 重启配合 LBD 子句数据库缩减;附单元传播与冲突分析的 Python 实现,并覆盖 vivification、阻塞子句消去、DRAT 证明检查及 EDA 形式验证、依赖求解等生产落地场景。

Chisel 敏捷硬件设计深度工程实战:从 FIRRTL/CIRCT 编译流水线、参数化生成器到香山 RISC-V 核的工业级落地

拆解 Chisel 敏捷硬件设计全链路:Chisel 三层抽象与 last-connect 语义、参数化生成器与 Rocket Chip diplomacy 两阶段细化、FIRRTL High/Mid/Low 三态降级与关键 Pass、CIRCT/MLIR 多方言到 SystemVerilog 的出口、多时钟域与复位工程、ChiselTest 与差分验证,以及香山 RISC-V 核的工业级实践与踩坑清单。