MLIR

LLVM 编译器基础设施深度实战:从 IR 中间表示到 Pass 优化管道、JIT 编译引擎与 MLIR 多级表示的完全工程指南

LLVM编译器基础设施深度实战:从IR中间表示、SSA形式、Pass优化管道系统、Clang前端AST、TableGen后端描述、OrchJIT引擎、Sanitizer内存/并发安全工具、MLIR多级表示框架到生产级工程实践(编译时间优化、PGO、C++ Modules)的完全工程指南

2026年AI芯片与先进计算架构实战:从存算一体到硅光互连的下一代算力基础设施工程体系

2026年AI芯片与先进计算架构完整实战指南:从NVIDIA Rubin/Blackwell架构演进、存算一体与近存计算、HBM4高带宽内存与CoWoS-UCIe先进封装、硅光子共封装光学CPO、超大规模数据中心InfiniBand NDR网络、浸没式液冷散热、边缘AI推理芯片,到TVM/MLIR编译器优化与软件栈生态,全面解析下一代算力基础设施工程体系的技术突破与实践路径。

MLIR 多层次中间表示:构建领域专用编译器的深度实践

MLIR通过方言(Dialect)机制,让编译器基础设施能够同时保留高层张量语义和底层硬件特性,实现从AI模型到芯片指令的无缝lowering。本文深入剖析MLIR核心架构,并通过构建完整的张量计算Dialect,展示如何用C++和TableGen实现多级IR转换管线。

Chisel 敏捷硬件设计深度工程实战:从 FIRRTL/CIRCT 编译流水线、参数化生成器到香山 RISC-V 核的工业级落地

拆解 Chisel 敏捷硬件设计全链路:Chisel 三层抽象与 last-connect 语义、参数化生成器与 Rocket Chip diplomacy 两阶段细化、FIRRTL High/Mid/Low 三态降级与关键 Pass、CIRCT/MLIR 多方言到 SystemVerilog 的出口、多时钟域与复位工程、ChiselTest 与差分验证,以及香山 RISC-V 核的工业级实践与踩坑清单。