AI芯片

MLIR 多层次中间表示:构建领域专用编译器的深度实践

MLIR通过方言(Dialect)机制,让编译器基础设施能够同时保留高层张量语义和底层硬件特性,实现从AI模型到芯片指令的无缝lowering。本文深入剖析MLIR核心架构,并通过构建完整的张量计算Dialect,展示如何用C++和TableGen实现多级IR转换管线。

UCIe Chiplet 互连架构:后摩尔时代的 AI 加速器构建之道

从 NVIDIA Blackwell 到 AMD MI300X,Chiplet 架构已成为后摩尔时代 AI 加速器的标准范式。本文深入解析 UCIe 协议栈(PHY/Adapter/Protocol)、DISCO 拓扑发现机制、热管理规范,并用 Python 模拟 4-die 封装的链路训练全过程,展示封装内 150+ GB/s 互连带宽的实现原理。