深入理解 CPU Cache 一致性协议：从 MESI 到 RISC-V 的全景剖析
从经典MESI四状态机出发，深入剖析MOESI/MESIF协议变种、目录式协议设计思想、RISC-V TileLink一致性总线、商用处理器实现（Intel x86/AMD/ARM），以及伪共享、内存屏障等实战优化技巧。
计算机体系结构
CPU 乱序执行引擎深度工程实战：从 Tomasulo 算法、寄存器重命名到 ROB 提交与精确异常的性能调优全解
拆解乱序执行引擎的四层机制：Tomasulo 保留站与 CDB 广播如何用重命名消灭 WAR/WAW 假相关；ROB 如何在乱序执行之上重建顺序提交与精确异常；物理寄存器堆的回收时机；现代发射队列 wakeup/select 的单周期时序约束。附可运行的 Tomasulo 模拟器、Top-down 微架构分析（TMA）下钻流程与生产陷阱清单。
内存一致性模型深度剖析：从顺序一致到C++11内存排序的完整理论体系
系统讲解硬件缓存一致性协议（MESI/MOESI）与编程语言内存模型的映射关系，深入解析TSO/PSO/弱排序在x86/ARM/RISC-V上的实际表现，完整构建从CPU微架构到高级语言原子操作的正确性推理框架。
